Düzen ve Şema Karşılaştırması - Layout Versus Schematic

Şematik Karşı Düzen ( LVS ) sınıfıdır elektronik tasarım otomasyonu belirler (EDA) doğrulama yazılımı, belirli bir olsun entegre devre düzeni orijinale şematik veya devre diyagramı tasarım.

Arka fon

Başarılı bir tasarım kuralı kontrolü (DRC), düzenin hatasız üretim için tasarlanmış / gerekli kurallara uygun olmasını sağlar. Bununla birlikte, imal etmek istediğiniz devreyi gerçekten temsil edip etmediğini garanti etmez. LVS kontrolünün kullanıldığı yer burasıdır.

Bu tür programlara duyulan ihtiyaç, IC'lerin tarihinde nispeten erken bir zamanda fark edilmişti ve bu karşılaştırmayı gerçekleştirecek programlar, 1975 gibi erken bir tarihte yazılmıştır. Bu ilk programlar , şematik ve düzenin gerçekten aynı olup olmadığını kontrol ederek, esas olarak grafik izomorfizmi düzeyinde çalışıyordu . Dijital mantığın ortaya çıkmasıyla birlikte, bu çok kısıtlayıcıydı, çünkü tamamen aynı işlev birçok farklı (ve izomorfik olmayan) şekilde uygulanabilir. Bu nedenle, LVS, iki devrenin izomorfizm talep etmeden tam olarak aynı işlevi yerine getirip getirmediğini kontrol eden biçimsel eşdeğerlik kontrolü ile artırılmıştır .

Kontrol

LVS kontrol yazılımı, devrenin elektrik bileşenlerini temsil eden yerleşim düzeninin çizilen şekillerini ve aralarındaki bağlantıları tanır. Bu ağ listesi , "LVS" yazılımı tarafından benzer bir şematik veya devre şemasının net listesi ile karşılaştırılır .

LVS kontrolü şu üç adımı içerir:

  1. Çıkarma: Yazılım programı, yerleşim sırasında devreyi temsil etmek için çizilen tüm katmanları içeren bir veritabanı dosyası alır. Daha sonra , çizimde temsil edilen yarı iletken bileşenlerin yapım katmanlarına göre belirlenmesi için veri tabanını birçok alan tabanlı mantık işleminden geçirir . Alan tabanlı mantıksal işlemler , girdi olarak çokgen alanları kullanır ve bu işlemlerden çıktı çokgen alanları oluşturur. Bu işlemler, cihaz tanıma katmanlarını, bu cihazların terminallerini, kablo tesisatı iletkenlerini ve yol yapılarını ve pimlerin konumlarını (hiyerarşik bağlantı noktaları olarak da bilinir) tanımlamak için kullanılır. Cihazları oluşturan katmanlara çeşitli ölçümler yapılabilmekte ve bu ölçümler bu cihazlara eklenebilmektedir. "İyi" kablolamayı (iletkenler) temsil eden katmanlar genellikle metallerden yapılır ve metal olarak adlandırılır. Bu katmanlar arasındaki dikey bağlantılara genellikle yol adı verilir.
  2. Azaltma: İndirgeme sırasında yazılım, çıkarılan bileşenleri mümkünse seri ve paralel kombinasyonlarda birleştirir ve düzen veritabanının bir netlist gösterimini oluşturur . "Kaynak" Şematik netlistinde de benzer bir azalma gerçekleştirilir.
  3. Karşılaştırma: Çıkarılan düzen net listesi daha sonra devre şemasından alınan ağ listesi ile karşılaştırılır. İki ağ listesi eşleşirse devre LVS kontrolünden geçer. Bu noktada "LVS temiz" olduğu söyleniyor. (Matematiksel olarak, düzen ve şematik ağ listeleri , eşdeğer olup olmadıklarını görmek için bir Grafik izomorfizmi kontrolü yapılarak karşılaştırılır .)

Çoğu durumda, düzen, düzen mühendisinin LVS yazılımının raporlarını incelemesini ve yerleşim düzeninde değişiklikler yapmasını gerektiren ilk kez LVS'yi geçmeyecektir. LVS sırasında karşılaşılan tipik hatalar şunları içerir:

  1. Şortlar: Bağlanmaması gereken iki veya daha fazla kablo ayrılmış ve ayrılmalıdır.
  2. Açılır: Bağlanması gereken teller veya bileşenler sarkık halde bırakılır veya yalnızca kısmen bağlanır. Bunu düzeltmek için bunların doğru şekilde bağlanması gerekir.
  3. Bileşen Uyuşmazlıkları: Yanlış türde bileşenler kullanılmış (örneğin, standart bir Vt MOS cihazı yerine düşük Vt MOS cihazı)
  4. Eksik Bileşenler: Beklenen bir bileşen mizanpajın dışında bırakıldı.
  5. Parametre Uyuşmazlığı: Netlistedeki bileşenler özellikler içerebilir. LVS aracı, bu özellikleri istenen bir toleransla karşılaştıracak şekilde yapılandırılabilir. Bu tolerans karşılanmazsa, LVS çalıştırmasının bir Özellik Hatası olduğu kabul edilir. Kontrol edilen bir parametre tam bir eşleşme olmayabilir, ancak lvs aracı toleransı izin veriyorsa yine de geçebilir. (örnek: bir şemadaki bir direncin direnci = 1000 (ohm) varsa ve çıkarılan netlist, direnç = 997 (ohm) olan eşleşen bir dirence sahipse ve tolerans% 2 olarak ayarlanmışsa, bu cihaz parametresi 997 olarak geçecektir. 1000'in% 2'si dahilinde (997, 1000'in% 99,7'sidir; bu, kabul edilebilir +% -2 tolerans hatasının% 98 ila% 102 aralığı içindedir))

Yazılım

Ticari yazılım

Ücretsiz yazılım

Referanslar