Sınır taraması - Boundary scan

JTAG Register.svg

Sınır tarama ile ara bağlantılar (kablo hatları) test etmek için bir yöntem olup , baskılı devre kartları , bir iç ya da alt-blok entegre devre . Sınır tarama aynı zamanda yaygın olarak, entegre devre pimi devletler izlemek gerilimi ölçmek ya da bir entegre devre içinde alt blok analiz etmek için bir ayıklama yöntemi olarak kullanılır.

Ortak Test Eylem Grubu (JTAG) olarak 1990 yılında standardize edilmiş sınır tarama testleri için bir şartname geliştirilen IEEE Std. 1.149,1-1.990. 1994 yılında, açıklamasını içeren bir ek Sınır Tarama Açıklama Dili (BSDL), IEEE Std 1149.1 uyumlu cihazların sınır-tarama mantık içeriği tanımlayan eklendi. O zamandan beri, bu standart tüm dünyada elektronik cihaz şirketleri tarafından kabul edilmiştir. Sınır tarama şimdi JTAG ile çoğunlukla eş anlamlıdır.

Test yapmak

Sınır tarama mimarisi (kümeleri de dahil olmak üzere ara bağlantı test etmek için bir araç sağlar mantık , anılar fiziksel kullanmadan, vs.) test probları ; Bu, en az bir ilave edilmesini kapsar test hücresinin cihazının her bir pime bağlı olan ve seçici olarak bu pim işlevselliğini geçersiz kılabilir. Her bir test hücresinin bir iğne üzerine ve böylece bireysel boyunca bir sinyal sürücü JTAG tarama zinciri üzerinden programlanabilir iz gemide; tahta izinin hedefe hücre ardından tahta iz düzgün iki işaretçilerine bağlayan olduğunu doğrulayarak, okunabilir. İz bir sinyale kısa devre ya da iz açıksa, doğru sinyal değeri, bir hatayı gösteren, hedef piminde gösterilmez edin.

On-chip altyapı

Sınır tarama hakimiyeti sağlamak için, IC satıcıları dış izleri her biri için tarama hücreleri de dahil olmak üzere, kendi cihazlarının her birine ek mantığı ekleyin. Bu hücreler daha sonra, dış sınır tarama kaydırma yazmacı (BSR) oluşturmak üzere birbirine bağlandığı, ve kombine edilir JTAG TAP (Test Erişim Noktası) kontrol dört (veya bazen daha fazla) ihtiva eden desteğin ek pimler artı kontrol devresine.

Bazı TAP kontrol desteği zincirleri tarama yerine BSR bu iç tarama zincirler üzerinde faaliyet JTAG talimatları ile, çip üzerinde mantıksal tasarım bloklar arasında. Bu, bir gemide, ayrı yongaları gibi bu entegre bileşenleri test edilmesine olanak tanır. On-chip hata ayıklama çözümleri bu tür iç tarama zincirlerinin ağır kullanıcılardır.

Bu tasarımlar en parçası olan Verilog veya VHDL kütüphaneleri. Bu ek mantık Asma azdır ve genellikle tahta düzeyinde etkin test etkinleştirmek için fiyat değer.

bunlar devre üzerinde bir etkisi vardır ve bu nedenle etkin bir görünmez ve böylece normal çalışma için ilave sınır tarama mandal hücreleri ayarlanır. Devre bir test moduna ayarlandığında, ancak, mandallar bir veri akışı bir sonraki içine bir mandal kaydırılabilir sağlar. tam bir veri sözcüğü test edilen devre taşımrsa sonra dış sinyaller sürücüler, böylece yerine kilitlenebilir. kelime kaydırılması ayrıca genel olarak giriş olarak konfigüre sinyallerinden giriş değerlerini verir.

test düzeneği

Hücreler kurulu veri zorlamak için kullanılabilir olarak, test koşullarını ayarlayabilirsiniz. İlgili devletler o zaman analiz edilebilir, böylece geri veri sözcüğü düşürebilir Test sisteme geri beslenebilir.

Bir test sistemi kartına Test erişmek için bu tekniği benimseyerek, bu mümkün. Bugünün kurullarının en çok yoğun bileşenleri ve parçaları doldurulur gibi test sistemleri fiziksel olarak kurulu sınamak için bunları sağlamak için kurulu alakalı alanlara erişmek için, bu çok zordur. Sınır tarama hep fiziksel sondalar gerek kalmadan mümkün erişimi kolaylaştırır.

Modern yonga ve tahta tasarımında, Testi İçin Tasarım önemli bir konudur ve bir ortak tasarım eser muhtemelen teslim sınır tarama testi vektörler, bir dizi seri Vektör Format (SVF) veya benzeri değişim biçiminde.

JTAG testi işlemleri

Cihazlar giriş ve çıkış pimleri bir dizi üzerinden dünyaya haberleşirler. Kendileri tarafından, bu pimleri cihazın işleyişini içine sınırlı görüş sağlar. Yine de, sınır tarama destek cihazları, cihazın her bir sinyal pimi için bir kaydırma kayıt hücre içerir. Bu kayıtlar cihazın sınır etrafında özel bir yolu (adı gibi) bağlanır. Yol, normal girişler circumvents ve çıkışlarında cihaza ve ayrıntılı görünürlük doğrudan kontrolü sağlayan bir sanal erişim yeteneği oluşturur. Sınır tarama içeriği genellikle bir parçası özgü kullanılarak üretici tarafından açıklanan BSDL dosyasını.

Diğer şeylerin yanı sıra, bir BSDL dosyası Sınır Tarama Register (BSR) kendi tanımının bir parçası olarak pim veya sınır taramada maruz topu (çip paketleme bağlı) aracılığıyla açığa her dijital sinyal anlatacağız. İki topları için bir açıklama şöyle olabilir: 

   "541 (bc_1,                     *,  control,  1)," &
   "542 (bc_1,         GPIO51_ATACS1,  output3,  X,    541,   1,   Z)," &
   "543 (bc_1,         GPIO51_ATACS1,    input,  X)," &
   "544 (bc_1,                     *,  control,  1)," &
   "545 (bc_1,         GPIO50_ATACS0,  output3,  X,    544,   1,   Z)," &
   "546 (bc_1,         GPIO50_ATACS0,    input,  X)," &

Bu, (Sınır taraması 361-top, yaklaşık 620, örneğin hatlar içeren bir orta boy çip üzerinde iki top gösteren BGA , giriş, çıkış olarak (topu yapılandırma bir kontrol: DUY'da üç bileşene sahiptir, her biri bir paket) ) vb seviyesini, pullups, Pulldowns ve drive; çıkış sinyalinin bir tipi; ve giriş sinyalinin bir tipi.

Bu sınır tarama defterine veri örneği veya değerlerle önyükleyebilir JTAG talimatlar vardır.

Testler sırasında, I / O sinyalleri girmek ve sınır-tarama hücreleri aracılığıyla çip bırakın. Test tepkileri tahmin edildiği gibidir doğrular sonra bazı sinyaller tahrik her biri test vektörleri, bir dizi içerir ve. Sınır tarama hücreleri çip (INTEST komutu) içinde mantık işlemciler arasında bağlantı için dış testleri (EXTEST talimat) ya da iç test destekleyecek şekilde konfigüre edilebilir.

Kurul testi altyapı

Genellikle üst seviye ticari JTAG test sistemleri otomatik olarak test uygulamaları oluşturmak için CAD / EDA sistemleri artı sınır tarama / JTAG uyumlu cihazların BSDL modellerinden tasarım 'netlists' ithalat izin verir. Testin Ortak türleri şunlardır

  • 'Altyapısını' ya da bütünlüğü-yolu tara
  • Sınır tarama cihazı pimi 'ara bağlantı' olarak Sınır tarama cihazı pimi
  • Bellek cihazı ya da kümeye Sınır tarama pimi (SRAM, DRAM, DDR vs.)
  • Keyfi mantık küme testi

NOR, NAND ve seri (I2C veya SPI) imalatı sırasında kullanıldığında, bu tür sistemler de olmayan testi ancak bu sistem içi çeşitli flaş bellek tipleri programlama olarak bağlı uygulamaları destekler.

Böyle ticari sistemler tahta testi uzmanları tarafından kullanılan ve genellikle tam teşekküllü sistem için birkaç bin dolara mal olacak. Bunlar hassas bir şekilde açık devre ve kısa devre ve ayrıca şematik veya düzen izleyicileri sunabilir olarak, iğne ucu arızalar grafiksel bir şekilde hataya tasvir için teşhis seçenekleri içerebilir. Böyle araçlarla geliştirilen testler sıklıkla böyle devre içi test (BİT) veya fonksiyonel tahta test sistemleri gibi diğer test sistemleri ile birleştirilir.

Hata ayıklama

Sınır tarama mimarisi de yardımcı olur işlevsellik sağlar geliştiriciler ve mühendisler gömülü sistemin geliştirilmesi aşamalarında. Bir JTAG Testi Erişim Noktası (TAP) düşük hızda dönüştürülebilir mantık analizörü .

Tarihçe

Stanford Üniversitesi'nde James B. Angell seri test önerdi.

IBM geliştirdi seviye duyarlı tarama tasarım (LSSD).

Ayrıca bakınız

Referanslar

Dış bağlantılar